串口协议,串口协议有哪几种

("串口协议所谓通信协议是指通信双方的一种约定。约定包括对数据格式、同步方式、传送速度、传送步骤、检纠错方式以及控制字符定义等问题做出统一规定，通信双方必须共同遵守。因此，也叫做通信控制规程，或称传输控制规程，它属于ISO'SOSI七层参考模型中的数据链路层。目前，采用的通信协议有两类：异步协议和同步协议。同步协议又有面向字符和面向比特以及面向字节计数三种。其中，面向字节计数的同步协议主要用于DEC公司的网络体系结构中。一、物理接口标准1.串行通信接口的基本任务（1）实现数据格式化：因为来自CPU的是普通的并行数据，所以，接口电路应具有实现不同串行通信方式下的数据格式化的任务。在异步通信方式下，接口自动生成起止式的帧数据格式。在面向字符的同步方式下，接口要在待传送的数据块前加上同步字符。（2）进行串－并转换：串行传送，数据是一位一位串行传送的，而计算机处理数据是并行数据。所以当数据由计算机送至数据发送器时，首先把串行数据转换为并行数才能送入计算机处理。因此串并转换是串行接口电路的重要任务。（3）控制数据传输速率：串行通信接口电路应具有对数据传输速率——波特率进行选择和控制的能力。（4）进行错误检测：在发送时接口电路对传送的字符数据自动生成奇偶校验位或其他校验码。在接收时，接口电路检查字符的奇偶校验或其他校验码，确定是否发生传送错误。（5）进行TTL与EIA电平转换：CPU和终端均采用TTL电平及正逻辑，它们与EIA采用的电平及负逻辑不兼容，需在接口电路中进行转换。（6）提供EIA-RS-232C接口标准所要求的信号线：远距离通信采用MODEM时，需要9根信号线；近距离零MODEM方式，只需要3根信号线。这些信号线由接口电路提供，以便与MODEM或终端进行联络与控制。2、串行通信接口电路的组成为了完成上述串行接口的任务，串行通信接口电路一般由可编程的串行接口芯片、波特率发生器、EIA与TTL电平转换器以及地址译码电路组成。其中，串行接口芯片，随着大规模继承电路技术的发展，通用的同步(USRT)和异步（UART）接口芯片种类越来越多，如下表所示。它们的基本功能是类似的，都能实现上面提出的串行通信接口基本任务的大部分工作，且都是可编程的。才用这些芯片作为串行通信接口电路的核心芯片，会使电路结构比较简单。3.有关串行通信的物理标准为使计算机、电话以及其他通信设备互相沟通，现在，已经对串行通信建立了几个一致的概念和标准，这些概念和标准属于三个方面：传输率，电特性，信号名称和接口标准。1、传输率：所谓传输率就是指每秒传输多少位，传输率也常叫波特率。国际上规定了一个标准波特率系列，标准波特率也是最常用的波特率，标准波特率系列为110、300、600、1200、4800、9600和19200。大多数CRT终端都能够按110到9600范围中的任何一种波特率工作。打印机由于机械速度比较慢而使传输波特率受到限制，所以，一般的串行打印机工作在110波特率，点针式打印机由于其内部有较大的行缓冲区，所以可以按高达2400波特的速度接收打印信息。大多数接口的接收波特率和发送波特率可以分别设置，而且，可以通过编程来指定。2、RS-232-C标准：RS-232-C标准对两个方面作了规定，即信号电平标准和控制信号线的定义。RS-232－C采用负逻辑规定逻辑电平，信号电平与通常的TTL电平也不兼容，RS-232-C将-5V～-15V规定为“1”，+5V～+15V规定为“0”。图1是TTL标准和RS-232-C标准之间的电平转换。二、软件协议1.OSI协议和TCP/IP协议（1）OSI协议OSI七层参考模型不是通讯标准，它只给出一个不会由于技术发展而必须修改的稳定模型，使有关标准和协议能在模型定义的范围内开发和相互配合。一般的通讯协议只符合OSI七层模型的某几层，如：EIA-RS-232-C：实现了物理层。IBM的SDLC（同步数据链路控制规程）：数据链路层。ANSI的ADCCP（先进数据通讯规程）：数据链路层IBM的BSC（二进制同步通讯协议）：数据链路层。应用层的电子邮件协议SMTP只负责寄信、POP3只负责收信。（2）TCP/IP协议实现了五层协议。（1）物理层：对应OSI的物理层。（2）网络接口层：类似于OSI的数据链路层。（3）Internet层：OSI模型在Internet网使用前提出，未考虑网间连接。（4）传输层：对应OSI的传输层。（5）应用层：对应OSI的表示层和应用层。2.串行通信协议串行通信协议分同步协议和异步协议。（1）异步通信协议的实例——起止式异步协议特点与格式：起止式异步协议的特点是一个字符一个字符传输，并且传送一个字符总是以起始位开始，以停止位结束，字符之间没有固定的时间间隔要求。其格式如图3所示。每一个字符的前面都有一位起始位（低电平，逻辑值0），字符本身有5～7位数据位组成，接着字符后面是一位校验位（也可以没有校验位），最后是一位，或意味半，或二位停止位，停止位后面是不定长度的空闲位。停止位和空闲位都规定为高电平（逻辑值），这样就保证起始位开始处一定有一个下跳沿。从图中可以看出，这种格式是靠起始位和停止位来实现字符的界定或同步的，故称为起始式协议。传送时，数据的低位在前，高位在后，图4表示了传送一个字符E的ASCAII码的波形1010001。当把它的最低有效位写到右边时，就是E的ASCII码1000101=45H。起／止位的作用：起始位实际上是作为联络信号附加进来的，当它变为低电平时，告诉收方传送开始。它的到来，表示下面接着是数据位来了，要准备接收。而停止位标志一个字符的结束，它的出现，表示一个字符传送完毕。这样就为通信双方提供了何时开始收发，何时结束的标志。传送开始前，发收双方把所采用的起止式格式（包括字符的数据位长度，停止位位数，有无校验位以及是奇校验还是偶校验等）和数据传输速率作统一规定。传送开始后，接收设备不断地检测传输线，看是否有起始位到来。当收到一系列的“1”（停止位或空闲位）之后，检测到一个下跳沿，说明起始位出现，起始位经确认后，就开始接收所规定的数据位和奇偶校验位以及停止位。经过处理将停止位去掉，把数据位拼装成一个并行字节，并且经校验后，无奇偶错才算正确的接收一个字符。一个字符接收完毕，接收设备有继续测试传输线，监视“0”电平的到来和下一个字符的开始，直到全部数据传送完毕。由上述工作过程可看到，异步通信是按字符传输的，每传输一个字符，就用起始位来通知收方，以此来重新核对收发双方同步。若接收设备和发送设备两者的时钟频率略有偏差，这也不会因偏差的累积而导致错位，加之字符之间的空闲位也为这种偏差提供一种缓冲，所以异步串行通信的可靠性高。但由于要在每个字符的前后加上起始位和停止位这样一些附加位，使得传输效率变低了，只有约80%。因此，起止协议一般用在数据速率较慢的场合（小于19.2kbit/s）。在高速传送时，一般要采用同步协议。（2）面向字符的同步协议特点与格式：这种协议的典型代表是IBM公司的二进制同步通信协议(BSC）。它的特点是一次传送由若干个字符组成的数据块，而不是只传送一个字符，并规定了10个字符作为这个数据块的开头与结束标志以及整个传输过程的控制信息，它们也叫做通信控制字。由于被传送的数据块是由字符组成，故被称作面向字符的协议。特定字符（控制字符）的定义：由上面的格式可以看出，数据块的前后都加了几个特定字符。SYN是同步字符(synchronousCharacter），每一帧开始处都有SYN，加一个SYN的称单同步，加两个SYN的称双同步设置同步字符是起联络作用,传送数据时,接收端不断检测,一旦出现同步字符,就知道是一帧开始了。接着的SOH是序始字符（StartOfHeader），它表示标题的开始。标题中包括院地址、目的地址和路由指示等信息。STX是文始字符(StartOfText），它标志着传送的正文（数据块）开始。数据块就是被传送的正文内容，由多个字符组成。数据块后面是组终字符ETB（EndOfTransmissionBlock）或文终字符ETX(EndOfText)，其中ETB用在正文很长、需要分成若干个分数据块、分别在不同帧中发送的场合，这时在每个分数据块后面用文终字符ETX。一帧的最后是校验码，它对从SOH开始到ETX（或ETB）字段进行校验，校验方式可以是纵横奇偶校验或CRC。另外，在面向字符协议中还采用了一些其他通信控制字，它们的名称如下表所示：数据透明的实现：面向字符的同步协议，不象异步起止协议那样，需要在每个字符前后附加起始和停止位，因此，传输效率提高了。同时，由于采用了一些传输控制字，故增强了通信控制能力和校验功能。但也存在一些问题，例如，如何区别数据字符代码和特定字符代码的问题，因为在数据块中完全有可能出现与特定字符代码相同的数据字符，这就会发生误解。比如正文有个与文终字符ETX的代码相同的数据字符，接收端就不会把它当作为普通数据处理，而误认为是正文结束，因而产生差错。因此，协议应具有将特定字符作为普通数据处理的能力，这种能力叫做“数据透明”。为此，协议中设置了转移字符DLE(DataLinkEscape)。当把一个特定字符看成数据时，在它前面要加一个DLE，这样接收器收到一个DLE就可预知下一个字符是数据字符，而不会把它当作控制字符来处理了。DLE本身也是特定字符，当它出现在数据块中时，也要在它前面加上另一个DLE。这种方法叫字符填充。字符填充实现起来相当麻烦，且依赖于字符的编码。正是由于以上的缺点，故又产生了新的面向比特的同步协议。（3）面向比特的同步协议特点与格式：面向比特的协议中最具有代表性的是IBM的同步数据链路控制规程SDLC（SynchronousDataLinkControl),国际标准化组织ISO(InternationalStandardOrganization）的高级数据链路控制规程HDLC（HighLevelDatalinkControl),美国国家标准协会(AmericalNationalStandardInstitute)的先进数据通信规程ADCCP(AdvancedDataCommunicationControlProcedure)。这些协议的特点是所传输的一帧数据可以是任意位，而且它是靠约定的位组合模式，而不是靠特定字符来标志帧的开始和结束，故称“面向比特”的协议。这中协议的一般帧格式如图5所示：帧信息的分段：由图5可见，SDLC/HDLC的一帧信息包括以下几个场(Filed），所有场都是从有效位开始传送。（1）SDLC/HDLC标志字符：SDLC/HDLC协议规定，所有信息传输必须以一个标志字符开始，且以同一个字符结束。这个标志字符是01111110，称标志场(F)。从开始标志到结束标志之间构成一个完整的信息单位，称为一帧(Frame)。所有的信息是以帧的形传输的，而标志字符提供了每一帧的边界。接收端可以通过搜索“01111110”来探知帧的开头和结束，以此建立帧同步。（2）地址场和控制场：在标志场之后，可以有一个地址场A(Address）和一个控制场C(Control)。地址场用来规定与之通信的次站的地址。控制场可规定若干个命令。SDLC规定A场和C场的宽度为8位或16位。接收方必须检查每个地址字节的第一位，如果为“0”，则后面跟着另一个地址字节；若为“1”，则该字节就是最后一个地址字节。同理，如果控制场第一个字节的第一位为为“0”，则还有第二个控制场字节，否则就只有一个字节。（3）信息场：跟在控制场之后的是信息场I(Information)。I场包含有要传送的数据，并不是每一帧都必须有信息场。即数据场可以为0，当它为0时，则这一帧主要是控制命令。（4）帧校验信息：紧跟在信息场之后的是两字节的争校验，帧校验场称为FC(FrameCheck)场或称为帧校验序列FCS(FramecheckSquence)。SDLC/HDLC均采用16位循环冗余校验码CRC（CyclicRedundancyCode)。除了标志场和自动插入的“0”以外，所有的信息都参加CRC计算。实际应用时的两个技术问题：（1）“0”位插入/删除：如上所述，SDLC/HDLC协议规定以01111110为标志字节，但在信息场中也完全有可能有同一种模式的字符，为了把它与标志区分开来，所以采取了“0”位插入和删除技术。具体作法是发送端在发送所有信息（除标志字节外）时，只要遇到连续5个“1”，就自动插入一个“0”，当接收端在接收数据时（除标志字节）如果连续收到5个“1”，就自动将其后的一个“0”删除是，以恢复信息的原有形式。这种“0”位的插入和删除过程是由硬件自动完成的。（2）SDLC/HDLC异常结束：若在发送过程中出现错误，则SDLC/HDLC协议常用异常结束(Abort)字符，或称为失效序列使本帧作废。在HDLC规程中，7个连续的“1”被作为失效字符，而在SDLC中失效字符是8个连续的“1”。当然在试销序列中不使用“0”位插入/删除技术。LC/HDLC协议规定，在一帧之内不允许出现数据间隔。在两帧之间，发送器可以连续输出标志字符序列，也可以输出连续的高电平，它被称为空闲（Idle）信号。基于FPGA的UART接口开发(zz)由于FPGA的功能日益强大，开发周期短、可重复编程等优点也越来越明显，可以在FPGA芯片上集成UART功能模块，从而简化电路，缩小PCB面积，提高系统可靠性。此外，FPGA的设计具有很高的灵活性，可以方便地进行升级和移植。设计背景串口即通用异步收发器(UART，UniversalAsynchronousReceiverTransmitter)。串行通信具有传输线少、成本低、可靠性高等优点，所以系统间互联常采用RS-232接口方式，一般该接口由UART专用芯片来实现。但UART接口芯片一般引脚较多，内含许多辅助模块和一些辅助功能，在实际使用时往往用不到这些功能，因此若采用UART专用芯片，必将使电路变得复杂，PCB面积增大，从而导致成本增加，系统的稳定性和可靠性降低。基本的UART通信只需要两条信号线(RXD和TXD)，接收与发送是全双工形式，其中TXD是UART的发送端,RXD是UART的接收端。由于FPGA的功能日益强大，开发周期短、可重复编程等优点也越来越明显，可以在FPGA芯片上集成UART功能模块，从而简化电路，缩小PCB面积，提高系统可靠性。此外，FPGA的设计具有很高的灵活性，可以方便地进行升级和移植。设计要求本接口作为一个关于内容保护系统的电路板的一部分，主要用于和计算机进行通信，也可与其他带UART接口的电路板进行通信。对数据传输速率要求不高，传输距离也不要求很长，但传输数据要求准确可靠。该接口可用来监控电路内部状态，将FPGA内部信息通过串口输出至计算机，以达到辅助调试电路的目的。另外，电路板上的FPGA外挂有串行Flash，可通过串口对Flash进行调试，将Flash中的数据输出至计算机，并可将数据通过串口写入Flash中。简而言之，该接口是作为计算机与电路板的一个可靠的双向数据传输通道。UART的实现原理UART是异步通信方式，通信的发送方和接收方各自有独立的时钟，传输的速率由双方约定。本设计采用最常用的每秒9600波特的传输速度。UART的通信协议十分简单，以低电平作为起始位，高电平作为停止位，中间可传输5～8比特数据和1比特奇偶校验位，奇偶校验位的有无和数据比特的长度由通信双方约定。一帧数据传输完毕后可以继续传输下一帧数据，也可以继续保持为高电平，两帧之间保持高电平，持续时间可以任意长。本方案采用不添加校验位的方法，以提高数据传输效率。发送端发送数据时先发一低电平，然后发送8比特数据，之后马上把信号拉高，从而完成一帧数据传送。接收端接收到低电平时开始计数，然后接收8比特信息位后如果检测到高电平即认为已接收完一帧数据，继续等待下一帧起始信号低电平的到来，若接收完8比特数据后没有检测到高电平则认为这不是一帧有效数据，将其丢弃，继续等待起始信号。时序关系如图1所示，收发可同时进行，互不干扰。图1RS-232接口的工作时序硬件电路原理图及说明一个完整的RS-232接口是一个25针的D型插头座，25针的连接器实际上只有9根连接线，所以就产生了一个简化的9针D型RS-232插头座，常用的就是一个9针的D型插头座。通常只用到一根发送信号线、一根接收信号线和一条地线，其余的振铃指示、请求传送、清除传送、准备就绪及数据载波检测等线可以做悬空处理。RS-232标准规定逻辑1的电平为-15～-3V，逻辑0的电平为+3～+15V。CMOS电路的电平范围一般是从0V到电源电压，FPGA的I/O输入输出电压通常为0～3.3V，为了与FPGA供电电压保持一致，必须加电平转换芯片。选用Maxim公司的MAX3232电平转换芯片，电路原理图如图2所示。图2RS-232接口电路连线采用最简单的3线制连接模式，即只需要两根信号线和一根地线来完成数据收发。而FPGA只需要选择两个普通I/O引脚分别与接口芯片MAX3232对应引脚T2IN、R2OUT相连即可完成将串口电平转换为设备电路板的工作电平，即实现RS-232电平和TTL/CMOS电平的转换。一个MAX3232芯片可以支持两个串口的电平变换，我们选择其中的一组接口，图中的4个电阻可以省去。在电路中加入了0Ω的跳线电阻，是为了在这组接口出故障时可以方便地跳线，使用另一组接口。软件设计异步收发器由波特率发生器、UART接收器和UART发送器三个模块构成。采用的是每秒9600波特的传输速度，而系统提供的时钟是10MHz，这就要求进行速率变换。在实际中由于电路中存在干扰等因素，在数据边缘进行采样容易发生误判，只有在数据的中央进行采样出错的概率才能降到最低，所以使用16倍于波特率的时钟，即9600×16Hz=15600Hz。因此波特率发生器输出的时钟频率应为15600Hz，UART收发的每一个数据宽度都是波特率发生器输出的时钟周期的16倍，采用Altera公司芯片内部自带的锁相环可以方便地实现。UART接收器和UART发送器均采用Verilog语言编程实现。通常使用的数据多为并行数据，为了方便与系统中其他电路互连，UART接收器的输出数据和UART发送器的输入数据均为8比特并行数据。UART接收器将串行数据接收下来并将其转化为并行数据送出，UART发送器将输入的并行数据转换为串行数据并按照UART的帧格式输出。图3UART接收器符号图图3为UART接收器的符号图，其中rst为全局复位信号，rxd为串行数据输入端，baudClk16x为输入时钟，dataOut[7..0]为并行数据输出口，irq为输出数据的指示信号。首先接收器等待起始位的到来，在每个时钟上升沿检测输入数据是否为低电平，若检测到低电平，则开始计数，如果连续8个时钟内输入数据均为低电平，则认为起始信号有效，其中若有一次采样得到的为高电平则认为起始信号无效，返回初始状态重新等待起始信号的到来。认定起始信号有效后，每隔16个时钟采样一次，这样就可以保证每次都在数据的中点出采样，将采样结果送入8比特的移位寄存器，8比特数据采样结束后，间隔16个时钟采样停止位。如果采得的是高电平，则认为这帧数据有效，将移位寄存器中的数据并行送出同时将输出数据的指示信号置高，然后接收器复位，重新等待下一帧的到来;若采得的为低电平，则认为这不是一帧有效数据，不将移位寄存器中的数据输出，直接返回初始状态。图4UART发送器符号图图4为UART发送器的符号图，其中flag为输入数据指示信号，rst为全局复位信号，clkin为输入时钟，din[7..0]为并行数据输入端，tdo为串行数据输出端。接收器在每个时钟的上升沿检测输入数据指示信号，若检测到其为高电平，则将并行输入数据锁存入内部的8比特移位寄存器，接下来先送出一个低电平并保持16个时钟，然后每隔16个时钟将移位寄存器中的数据移出一位，最后送出高电平，返回初始状态。系统调试UART接收器和发送器可根据实际需要单独使用，但在调试时为了方便，将两者对接起来，如图5所示。UART接收器的输出与UART发送器的输入相连，复位信号和时钟信号共用，时钟信号由片外晶振提供，输入FPGA后通过锁相环转换为需要的频率。图5调试系统模块图串口的调试需要借助于串口调试工具，可以用VC编程实现，也可以直接使用网上已有的调试工具。直接选用网上的串口调试助手进行了测试，将数据从计算机送出，经过UART接口接收后再送回计算机。经过长达数十分钟的不间断接收和发送后，将送回计算机的数据与原始数据进行比较，多次测试均没有发生任何错误，这充分说明了这一UART接口程序具有高度的可靠性和稳定性，可以满足设计要求。结束语用FPGA来对UART接口进行开发，可以减小系统的PCB面积，降低系统的功耗，提高设计的稳定性和可靠性，并可以充分利用了FPGA的剩余资源。综合报告显示这一UART接口部分仅消耗了68个逻辑单元，对于FPGA来说，这点资源实在是微不足道的，用如此少的资源就可以为系统增添一条新的数据通道，这是十分值得的。该设计具有很大的灵活性，虽然这一UART接口工作在每秒9600波特，但通过调整锁相环的参数，就可以使其工作在其他频率，十分方便。这仅仅是一个简单的通信接口，可根据不同系统的需要，增加FIFO等内容。该模块也可以作为一个完整的IP核，灵活地移植进各种型号的FPGA中，通用性很强。串口通信协议(zz)所谓通信协议是指通信双方的一种约定。约定包括对数据格式、同步方式、传送速度、传送步骤、检纠错方式以及控制字符定义等问题做出统一规定，通信双方必须共同遵守。因此，也叫做通信控制规程，或称传输控制规程，它属于ISO'SOSI七层参考模型中的数据链路层。目前，采用的通信协议有两类：异步协议和同步协议。同步协议又有面向字符和面向比特以及面向字节计数三种。其中，面向字节计数的同步协议主要用于DEC公司的网络体系结构中。一、物理接口标准1.串行通信接口的基本任务（1）实现数据格式化：因为来自CPU的是普通的并行数据，所以，接口电路应具有实现不同串行通信方式下的数据格式化的任务。在异步通信方式下，接口自动生成起止式的帧数据格式。在面向字符的同步方式下，接口要在待传送的数据块前加上同步字符。（2）进行串－并转换：串行传送，数据是一位一位串行传送的，而计算机处理数据是并行数据。所以当数据由计算机送至数据发送器时，首先把串行数据转换为并行数才能送入计算机处理。因此串并转换是串行接口电路的重要任务。（3）控制数据传输速率：串行通信接口电路应具有对数据传输速率——波特率进行选择和控制的能力。（4）进行错误检测：在发送时接口电路对传送的字符数据自动生成奇偶校验位或其他校验码。在接收时，接口电路检查字符的奇偶校验或其他校验码，确定是否发生传送错误。（5）进行TTL与EIA电平转换：CPU和终端均采用TTL电平及正逻辑，它们与EIA采用的电平及负逻辑不兼容，需在接口电路中进行转换。（6）提供EIA-RS-232C接口标准所要求的信号线：远距离通信采用MODEM时，需要9根信号线；近距离零MODEM方式，只需要3根信号线。这些信号线由接口电路提供，以便与MODEM或终端进行联络与控制。2、串行通信接口电路的组成为了完成上述串行接口的任务，串行通信接口电路一般由可编程的串行接口芯片、波特率发生器、EIA与TTL电平转换器以及地址译码电路组成。其中，串行接口芯片，随着大规模继承电路技术的发展，通用的同步(USRT)和异步（UART）接口芯片种类越来越多，如下表所示。它们的基本功能是类似的，都能实现上面提出的串行通信接口基本任务的大部分工作，且都是可编程的。才用这些芯片作为串行通信接口电路的核心芯片，会使电路结构比较简单。3.有关串行通信的物理标准为使计算机、电话以及其他通信设备互相沟通，现在，已经对串行通信建立了几个一致的概念和标准，这些概念和标准属于三个方面：传输率，电特性，信号名称和接口标准。1、传输率：所谓传输率就是指每秒传输多少位，传输率也常叫波特率。国际上规定了一个标准波特率系列，标准波特率也是最常用的波特率，标准波特率系列为110、300、600、1200、4800、9600和19200。大多数CRT终端都能够按110到9600范围中的任何一种波特率工作。打印机由于机械速度比较慢而使传输波特率受到限制，所以，一般的串行打印机工作在110波特率，点针式打印机由于其内部有较大的行缓冲区，所以可以按高达2400波特的速度接收打印信息。大多数接口的接收波特率和发送波特率可以分别设置，而且，可以通过编程来指定。2、RS-232-C标准：RS-232-C标准对两个方面作了规定，即信号电平标准和控制信号线的定义。RS-232－C采用负逻辑规定逻辑电平，信号电平与通常的TTL电平也不兼容，RS-232-C将-5V～-15V规定为“1”，+5V～+15V规定为“0”。图1是TTL标准和RS-232-C标准之间的电平转换。二、软件协议1.OSI协议和TCP/IP协议（1）OSI协议OSI七层参考模型不是通讯标准，它只给出一个不会由于技术发展而必须修改的稳定模型，使有关标准和协议能在模型定义的范围内开发和相互配合。一般的通讯协议只符合OSI七层模型的某几层，如：EIA-RS-232-C：实现了物理层。IBM的SDLC（同步数据链路控制规程）：数据链路层。ANSI的ADCCP（先进数据通讯规程）：数据链路层IBM的BSC（二进制同步通讯协议）：数据链路层。应用层的电子邮件协议SMTP只负责寄信、POP3只负责收信。（2）TCP/IP协议实现了五层协议。（1）物理层：对应OSI的物理层。（2）网络接口层：类似于OSI的数据链路层。（3）Internet层：OSI模型在Internet网使用前提出，未考虑网间连接。（4）传输层：对应OSI的传输层。（5）应用层：对应OSI的表示层和应用层。2.串行通信协议串行通信协议分同步协议和异步协议。（1）异步通信协议的实例——起止式异步协议特点与格式：起止式异步协议的特点是一个字符一个字符传输，并且传送一个字符总是以起始位开始，以停止位结束，字符之间没有固定的时间间隔要求。其格式如图3所示。每一个字符的前面都有一位起始位（低电平，逻辑值0），字符本身有5～7位数据位组成，接着字符后面是一位校验位（也可以没有校验位），最后是一位，或意味半，或二位停止位，停止位后面是不定长度的空闲位。停止位和空闲位都规定为高电平（逻辑值），这样就保证起始位开始处一定有一个下跳沿。从图中可以看出，这种格式是靠起始位和停止位来实现字符的界定或同步的，故称为起始式协议。传送时，数据的低位在前，高位在后，图4表示了传送一个字符E的ASCAII码的波形1010001。当把它的最低有效位写到右边时，就是E的ASCII码1000101=45H。起／止位的作用：起始位实际上是作为联络信号附加进来的，当它变为低电平时，告诉收方传送开始。它的到来，表示下面接着是数据位来了，要准备接收。而停止位标志一个字符的结束，它的出现，表示一个字符传送完毕。这样就为通信双方提供了何时开始收发，何时结束的标志。传送开始前，发收双方把所采用的起止式格式（包括字符的数据位长度，停止位位数，有无校验位以及是奇校验还是偶校验等）和数据传输速率作统一规定。传送开始后，接收设备不断地检测传输线，看是否有起始位到来。当收到一系列的“1”（停止位或空闲位）之后，检测到一个下跳沿，说明起始位出现，起始位经确认后，就开始接收所规定的数据位和奇偶校验位以及停止位。经过处理将停止位去掉，把数据位拼装成一个并行字节，并且经校验后，无奇偶错才算正确的接收一个字符。一个字符接收完毕，接收设备有继续测试传输线，监视“0”电平的到来和下一个字符的开始，直到全部数据传送完毕。由上述工作过程可看到，异步通信是按字符传输的，每传输一个字符，就用起始位来通知收方，以此来重新核对收发双方同步。若接收设备和发送设备两者的时钟频率略有偏差，这也不会因偏差的累积而导致错位，加之字符之间的空闲位也为这种偏差提供一种缓冲，所以异步串行通信的可靠性高。但由于要在每个字符的前后加上起始位和停止位这样一些附加位，使得传输效率变低了，只有约80%。因此，起止协议一般用在数据速率较慢的场合（小于19.2kbit/s）。在高速传送时，一般要采用同步协议。（2）面向字符的同步协议特点与格式：这种协议的典型代表是IBM公司的二进制同步通信协议(BSC）。它的特点是一次传送由若干个字符组成的数据块，而不是只传送一个字符，并规定了10个字符作为这个数据块的开头与结束标志以及整个传输过程的控制信息，它们也叫做通信控制字。由于被传送的数据块是由字符组成，故被称作面向字符的协议。特定字符（控制字符）的定义：由上面的格式可以看出，数据块的前后都加了几个特定字符。SYN是同步字符(synchronousCharacter），每一帧开始处都有SYN，加一个SYN的称单同步，加两个SYN的称双同步设置同步字符是起联络作用,传送数据时,接收端不断检测,一旦出现同步字符,就知道是一帧开始了。接着的SOH是序始字符（StartOfHeader），它表示标题的开始。标题中包括院地址、目的地址和路由指示等信息。STX是文始字符(StartOfText），它标志着传送的正文（数据块）开始。数据块就是被传送的正文内容，由多个字符组成。数据块后面是组终字符ETB（EndOfTransmissionBlock）或文终字符ETX(EndOfText)，其中ETB用在正文很长、需要分成若干个分数据块、分别在不同帧中发送的场合，这时在每个分数据块后面用文终字符ETX。一帧的最后是校验码，它对从SOH开始到ETX（或ETB）字段进行校验，校验方式可以是纵横奇偶校验或CRC。另外，在面向字符协议中还采用了一些其他通信控制字，它们的名称如下表所示：数据透明的实现：面向字符的同步协议，不象异步起止协议那样，需要在每个字符前后附加起始和停止位，因此，传输效率提高了。同时，由于采用了一些传输控制字，故增强了通信控制能力和校验功能。但也存在一些问题，例如，如何区别数据字符代码和特定字符代码的问题，因为在数据块中完全有可能出现与特定字符代码相同的数据字符，这就会发生误解。比如正文有个与文终字符ETX的代码相同的数据字符，接收端就不会把它当作为普通数据处理，而误认为是正文结束，因而产生差错。因此，协议应具有将特定字符作为普通数据处理的能力，这种能力叫做“数据透明”。为此，协议中设置了转移字符DLE(DataLinkEscape)。当把一个特定字符看成数据时，在它前面要加一个DLE，这样接收器收到一个DLE就可预知下一个字符是数据字符，而不会把它当作控制字符来处理了。DLE本身也是特定字符，当它出现在数据块中时，也要在它前面加上另一个DLE。这种方法叫字符填充。字符填充实现起来相当麻烦，且依赖于字符的编码。正是由于以上的缺点，故又产生了新的面向比特的同步协议。（3）面向比特的同步协议特点与格式：面向比特的协议中最具有代表性的是IBM的同步数据链路控制规程SDLC（SynchronousDataLinkControl),国际标准化组织ISO(InternationalStandardOrganization）的高级数据链路控制规程HDLC（HighLevelDatalinkControl),美国国家标准协会(AmericalNationalStandardInstitute)的先进数据通信规程ADCCP(AdvancedDataCommunicationControlProcedure)。这些协议的特点是所传输的一帧数据可以是任意位，而且它是靠约定的位组合模式，而不是靠特定字符来标志帧的开始和结束，故称“面向比特”的协议。这中协议的一般帧格式如图5所示：帧信息的分段：由图5可见，SDLC/HDLC的一帧信息包括以下几个场(Filed），所有场都是从有效位开始传送。（1）SDLC/HDLC标志字符：SDLC/HDLC协议规定，所有信息传输必须以一个标志字符开始，且以同一个字符结束。这个标志字符是01111110，称标志场(F)。从开始标志到结束标志之间构成一个完整的信息单位，称为一帧(Frame)。所有的信息是以帧的形传输的，而标志字符提供了每一帧的边界。接收端可以通过搜索“01111110”来探知帧的开头和结束，以此建立帧同步。（2）地址场和控制场：在标志场之后，可以有一个地址场A(Address）和一个控制场C(Control)。地址场用来规定与之通信的次站的地址。控制场可规定若干个命令。SDLC规定A场和C场的宽度为8位或16位。接收方必须检查每个地址字节的第一位，如果为“0”，则后面跟着另一个地址字节；若为“1”，则该字节就是最后一个地址字节。同理，如果控制场第一个字节的第一位为为“0”，则还有第二个控制场字节，否则就只有一个字节。（3）信息场：跟在控制场之后的是信息场I(Information)。I场包含有要传送的数据，并不是每一帧都必须有信息场。即数据场可以为0，当它为0时，则这一帧主要是控制命令。（4）帧校验信息：紧跟在信息场之后的是两字节的争校验，帧校验场称为FC(FrameCheck)场或称为帧校验序列FCS(FramecheckSquence)。SDLC/HDLC均采用16位循环冗余校验码CRC（CyclicRedundancyCode)。除了标志场和自动插入的“0”以外，所有的信息都参加CRC计算。实际应用时的两个技术问题：（1）“0”位插入/删除：如上所述，SDLC/HDLC协议规定以01111110为标志字节，但在信息场中也完全有可能有同一种模式的字符，为了把它与标志区分开来，所以采取了“0”位插入和删除技术。具体作法是发送端在发送所有信息（除标志字节外）时，只要遇到连续5个“1”，就自动插入一个“0”，当接收端在接收数据时（除标志字节）如果连续收到5个“1”，就自动将其后的一个“0”删除是，以恢复信息的原有形式。这种“0”位的插入和删除过程是由硬件自动完成的。（2）SDLC/HDLC异常结束：若在发送过程中出现错误，则SDLC/HDLC协议常用异常结束(Abort)字符，或称为失效序列使本帧作废。在HDLC规程中，7个连续的“1”被作为失效字符，而在SDLC中失效字符是8个连续的“1”。当然在试销序列中不使用“0”位插入/删除技术。LC/HDLC协议规定，在一帧之内不允许出现数据间隔。在两帧之间，发送器可以连续输出标志字符序列，也可以输出连续的高电平，它被称为空闲（Idle）信号。",)